


SOUTĚŽ

studentů středních škol v programování
hradlových polí ve VHDL.

Soutěž bude probíhat v rámci publicity projektu „Zavedení výuky programování
hradlových polí FPGA ve VHDL“.



Operační program Vzdělávání pro konkurenceschopnost.
Registrační číslo projektu CZ. 1.07/1.1.08/01.0035.

Projekt je zaměřený na zavedení výuky
programování hradlových polí v jazyku VHDL na
Střední škole informatiky, elektrotechniky
a řemesel v Rožnově pod Radhoštěm a dalších
středních školách v rámci ČR. Součástí projektu
je i organizace soutěže pro studenty středních
škol v programování hradlových polí ve VHDL.

Pro úspěšné řešitele budou připraveny
hodnotné ceny.



Termín soutěže: 14. 4. 2011
Zahájení soutěže: v 9.00 hodin
Místo konání: hlavní budova SŠIEŘ Rožnov p. R., učebna č.204
Přihlášky do soutěže: do 12. 4. 2011 (stažení přihlášky na stránkách projektu)